Our File No. 9281-4680 Client Reference No. S US02194

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re	Application of:)
Toru Aoyagi)
Serial No. To Be Assigned)
Filing Date: Herewith)
For:	High-Work-Efficiency Multilayered)

SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Transmitted herewith is a certified copy of priority document Japanese Patent Application No. 2002-006674 filed on October 22, 2003 for the above-named U.S. application.

Respectfully submitted,

Sustavo Siller, Jr.

Registration No. 32,305 Attorney for Applicant

Customer Number 00757

BRINKS HOFER GILSON & LIONE P.O. BOX 10395 CHICAGO, ILLINOIS 60610 (312) 321-4200

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月22日

出 願 番 号 Application Number:

実願2002-006674

[ST. 10/C]:

[JP2002-006674 U]

出 願 人 Applicant(s):

アルプス電気株式会社

2003年 8月14日

特許庁長官 Commissioner, Japan Patent Office 今井康



実願2002-006674

ペーシ: 1/E

【書類名】 実用新案登録願

【整理番号】 S02194

【あて先】 特許庁長官 殿

【国際特許分類】 H05K 3/46

【考案の名称】 多層回路基板

【請求項の数】 8

【考案者】

【住所又は居所】 東京都大田区雪谷大塚町1番7号 アルプス電気株式会

社内

【氏名】 青柳 亨

【実用新案登録出願人】

【識別番号】 000010098

【氏名又は名称】 アルプス電気株式会社

【代表者】 片岡 政隆

【納付年分】 第 1年分から第 3年分

【手数料の表示】

【予納台帳番号】 037132

【納付金額】 53,600円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【考案の名称】 多層回路基板

【実用新案登録請求の範囲】

【請求項1】 積層された少なくとも第1,第2の絶縁層を有し、前記第1 の絶縁層の表面には、インダクタを構成する導電膜からなる第1の導電体と、コンデンサを構成する導電膜からなる一方の第1の電極とが設けられ、前記第2の絶縁層の表面には、コンデンサを構成する導電膜からなる他方の第2の電極が設けられ、前記第1,第2の電極が前記絶縁層を介して互いに対向するように前記第1,第2の絶縁層が積層されたことを特徴とする多層回路基板。

【請求項2】 前記第1の導電体は、前記第1の絶縁層の外周部に形成されると共に、前記第1の電極が前記第1の導電体の内側で前記第1の絶縁層の中央部に形成されたことを特徴とする請求項1記載の多層回路基板。

【請求項3】 前記第1の導電体と前記第1の電極が導電膜からなる第1の接続導体によって接続されたことを特徴とする請求項2記載の多層回路基板。

【請求項4】 前記第1の導電体には第1の取り出し部を設けると共に、前記第2の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成としたことを特徴とする請求項3記載の多層回路基板。

【請求項5】 前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体には第1の取り出し部を設けると共に、前記第2の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成としたことを特徴とする請求項3記載の多層回路基板。

【請求項6】 前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成され、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成されると共に、前記第1,第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設けられ、前記第1の導電体

には第1の取り出し部を設けると共に、前記第1の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成としたことを特徴とする請求項2記載の多層回路基板。

【請求項7】 前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体と前記第2の電極は、導電膜からなる第2の接続導体で接続され、前記第1の接続導体には第1の取り出し部を設けると共に、前記第2の接続導体には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが並列接続された構成としたことを特徴とする請求項3記載の多層回路基板。

【請求項8】 前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体と前記第2の電極は、導電膜からなる第2の接続導体で接続されると共に、前記第1,第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設けられ、前記第1の接続導体には第1の取り出し部を設けると共に、前記第3の導電体には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが並列接続された構成としたことを特徴とする請求項3記載の多層回路基板。

【考案の詳細な説明】

 $[0\ 0\ 0\ 1]$

【考案の属する技術分野】

本考案はバンドパスフイルタ等の電気回路に使用して好適な多層回路基板に関する。

 $[0\ 0\ 0\ 2]$

【従来の技術】

従来の多層回路基板の図面を説明すると、図8は従来の多層回路基板に係り、 インダクタとコンデンサが並列接続されるものにおける分解斜視図、図9は図8 の多層回路基板における回路図、図10は従来の多層回路基板に係り、インダクタとコンデンサが直列接続されるものにおける分解斜視図、図11は図10の多層回路基板における回路図である。

[0003]

次に、インダクタとコンデンサが並列接続される多層回路基板の構成を図8に 基づいて説明すると、セラミック材からなる第1,第2,第3の絶縁層51,5 2,53は、互いに積層されて構成されている。

[0004]

そして、第1の絶縁層51の表面には、銀等の導電膜で形成された四角形状の第1の電極54が設けられると共に、この第1の電極54には第1の引き出し部55が設けられている。

[0005]

また、第2の絶縁層52の表面には、銀等の導電膜で形成されたコ字状の第1 の導電体56が設けられると共に、この第1の導電体56の一端に設けられた孔 56aと第1の電極54に設けられた孔54aには、スルーホール等の接続体(図示せず)を充填して、第1の導電体56の一端と第1の電極54が電気的に接 続されている。

[0006]

更に、第3の絶縁層53の表面には、銀等の導電膜で形成された四角形状の第2の電極57が設けられると共に、この第2の電極57には第2の引き出し部58が設けられている。

また、この第2の電極57の孔57aと第1の導電体56の他端に設けられた 孔56bには、スルーホール等の接続体(図示せず)を充填して、第1の導電体 56の他端と第2の電極57が電気的に接続されている。

[0007]

このような構成を有する多層回路基板は、第1,第2の電極54,57が第1,第2の絶縁層51,52を介して互いに対向した状態となって、コンデンサCが形成されると共に、第1の導電体56によって、インダクタLが形成されている。

[0008]

その結果、図9に示すように、第1, 第2の引き出し部55, 58の間は、インダクタLとコンデンサCが並列接続された構成となっている。

[0009]

次に、インダクタとコンデンサが直列接続される多層回路基板の構成を図10に基づいて説明すると、セラミック材からなる第1,第2,第3の絶縁層61,62,63は、互いに積層されて構成されている。

[0010]

そして、第1の絶縁層61の表面には、銀等の導電膜で形成されたコ字状の第 1の導電体64が設けられると共に、この第1の電極64の一端には第1の引き 出し部65が設けられている。

$[0\ 0\ 1\ 1]$

また、第2の絶縁層62の表面には、銀等の導電膜で形成された四角形状の第1の電極66が設けられると共に、この第1の電極66の孔66aと第1の導電体64の他端に設けられた孔64aには、スルーホール等の接続体(図示せず)を充填して、第1の導電体64の他端と第1の電極66が電気的に接続されている。

$[0\ 0\ 1\ 2]$

更に、第3の絶縁層63の表面には、銀等の導電膜で形成された四角形状の第2の電極67が設けられると共に、この第2の電極67には第2の引き出し部68が設けられている。

[0013]

このような構成を有する多層回路基板は、第1,第2の電極66,67が第2 の絶縁層62を介して互いに対向した状態となって、コンデンサCが形成される と共に、第1の導電体64によって、インダクタLが形成されている。

$[0\ 0\ 1\ 4]$

その結果、図11に示すように、第1, 第2の引き出し部65, 68の間は、インダクタLとコンデンサCが直列接続された構成となっている。

[0015]

【考案が解決しようとする課題】

インダクタとコンデンサを備えた従来の多層回路基板は、少なくとも3枚の絶縁層を必要とし、部品点数が多くなって、コスト高で、厚型になるという問題がある。

また、3枚の絶縁層を使用すると、製造が面倒である上に、少なくとも一カ所は、スルーホールによる導通作業を必要として、生産性が悪くなるという問題がある。

[0016]

そこで、本考案は部品点数が少なく、作業性が良く、且つ、安価で薄型の多層 回路基板を提供することを目的とする。

$[0\ 0\ 1\ 7]$

【課題を解決するための手段】

上記課題を解決するための第1の解決手段として、積層された少なくとも第1 ,第2の絶縁層を有し、前記第1の絶縁層の表面には、インダクタを構成する導 電膜からなる第1の導電体と、コンデンサを構成する導電膜からなる一方の第1 の電極とが設けられ、前記第2の絶縁層の表面には、コンデンサを構成する導電 膜からなる他方の第2の電極が設けられ、前記第1,第2の電極が前記絶縁層を 介して互いに対向するように前記第1,第2の絶縁層が積層された構成とした。

[0018]

また、第2の解決手段として、前記第1の導電体は、前記第1の絶縁層の外周 部に形成されると共に、前記第1の電極が前記第1の導電体の内側で前記第1の 絶縁層の中央部に形成された構成とした。

[0019]

また、第3の解決手段として、前記第1の導電体と前記第1の電極が導電膜からなる第1の接続導体によって接続された構成とした。

[0020]

また、第4の解決手段として、前記第1の導電体には第1の取り出し部を設けると共に、前記第2の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成とした。

[0021]

また、第5の解決手段として、前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体には第1の取り出し部を設けると共に、前記第2の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成とした。

[0022]

また、第6の解決手段として、前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成され、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成されると共に、前記第1,第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設けられ、前記第1の導電体には第1の取り出し部を設けると共に、前記第1の電極には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが直列接続された構成とした。

[0023]

また、第7の解決手段として、前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体と前記第2の電極は、導電膜からなる第2の接続導体で接続され、前記第1の接続導体には第1の取り出し部を設けると共に、前記第2の接続導体には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、インダクタとコンデンサが並列接続された構成とした。

[0024]

また、第8の解決手段として、前記第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、前記第2の電極が前記第2の導電体の内側で前記第2の絶縁層の中央部に形成され、前記第2の導電体と前記第2の電極は、導電膜からなる第2の接続導体で接続されると共に、前

7/

記第1.第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、 この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設 けられ、前記第1の接続導体には第1の取り出し部を設けると共に、前記第3の 導電体には第2の取り出し部を設けて、前記第1,第2の取り出し部間で、イン ダクタとコンデンサが並列接続された構成とした。

[0025]

【考案の実施の形態】

本考案の多層回路基板の図面を説明すると、図1は本考案の多層回路基板の第 1 実施例に係り、インダクタとコンデンサが並列接続されるものにおける分解斜 視図、図2は本考案の多層回路基板の第2実施例に係り、インダクタとコンデン サが並列接続されるものにおける分解斜視図、図3は図1,図2の多層回路基板 における回路図である。

[0026]

また、図4は本考案の多層回路基板の第3実施例に係り、インダクタとコンデ ンサが直列接続されるものにおける分解斜視図、図5は本考案の多層回路基板の 第4実施例に係り、インダクタとコンデンサが直列接続されるものにおける分解 斜視図、図6は本考案の多層回路基板の第5実施例に係り、インダクタとコンデ ンサが直列接続されるものにおける分解斜視図、図7は図4~図6の多層回路基 板における回路図である。

$[0\ 0\ 2\ 7]$

次に、インダクタとコンデンサが並列接続される多層回路基板の第1実施例の 構成を図1に基づいて説明すると、低温焼成セラミック材(LTCC)等のセラ ミック材からなる第1,第2の絶縁層1,2は、互いに積層されて構成されて、 多層セラミック基板(低温焼成多層セラミック基板)が形成されている。

[0028]

そして、第1の絶縁層1の表面には、銀等の導電膜で形成され、第1の絶縁層 1の外周部に沿って設けられたコ字状の第1の導電体3と、この第1の導電体3 の内側で、第1の絶縁層1の中央部に設けられた四角形状の第1の電極4と、銀 等の導電膜で形成され、第1の導電体3と第1の電極4とを接続する第1の接続 導体5と、この接続導体5に設けられた第1の引き出し部6とを有する。

[0029]

また、第2の絶縁層2の表面には、銀等の導電膜で形成され、第2の絶縁層2の外周部に沿って設けられたコ字状の第2の導電体7と、この第2の導電体7の内側で、第2の絶縁層2の中央部に設けられた四角形状の第2の電極8と、銀等の導電膜で形成され、第2の導電体7と第2の電極8とを接続する第2の接続導体9と、この接続導体9に設けられた第2の引き出し部10とを有する。

[0030]

また、第1の導電体3の端部に設けられた孔3 a と第2の導電体7に設けられた孔7 a には、スルーホール等の接続体(図示せず)を充填して、第1、第2の 導電体3、7が電気的に接続されている。

[0031]

このような構成を有する多層回路基板は、第1,第2の電極4,8が第1の絶縁層1を介して互いに対向した状態となって、コンデンサCが形成されると共に、第1、第2の導電体3,7によって、インダクタLが形成されている。

[0032]

その結果、図3に示すように、第1,第2の引き出し部6、10の間は、インダクタLとコンデンサCが並列接続された構成となっている。

[0033]

このような多層回路基板の製造方法は、ここでは図示しないが、低温焼成セラミック材等からなるグリーンシート上に、銀等の導電ペーストを印刷したものを複数枚積層し、且つ、焼結することによって製造されるようになっている。

[0034]

次に、インダクタとコンデンサが並列接続される多層回路基板の第2実施例の 構成を図2に基づいて説明すると、低温焼成セラミック材(LTCC)等のセラ ミック材からなる第1,第2、第3の絶縁層1、2,11は、互いに積層されて 構成されて、多層セラミック基板(低温焼成多層セラミック基板)が形成されて いる。

[0035]

そして、第1の絶縁層1の表面には、銀等の導電膜で形成され、第1の絶縁層1の外周部に沿って設けられたコ字状の第1の導電体3と、この第1の導電体3の内側で、第1の絶縁層1の中央部に設けられた四角形状の第1の電極4と、銀等の導電膜で形成され、第1の導電体3と第1の電極4とを接続する第1の接続導体5と、この接続導体5に設けられた第1の引き出し部6とを有する。

[0036]

また、第2の絶縁層2の表面には、銀等の導電膜で形成され、第2の絶縁層2の外周部に沿って設けられたコ字状の第2の導電体7と、この第2の導電体7の内側で、第2の絶縁層2の中央部に設けられた四角形状の第2の電極8と、銀等の導電膜で形成され、第2の導電体7と第2の電極8とを接続する第2の接続導体9とを有する。

[0037]

また、第1の導電体3の端部に設けられた孔3 a と第2の導電体7に設けられた孔7 a には、スルーホール等の接続体(図示せず)を充填して、第1、第2の 導電体3,7が電気的に接続されている。

[0038]

また、第3の絶縁層11の表面には、銀等の導電膜で形成され、第3の絶縁層11の外周部に沿って設けられた略コ字状の第3の導電体12と、この第3の導電体12の端部に繋がった第3の接続導体13と、銀等の導電膜で形成され、第3の接続導体13に設けられた第2の引き出し部10とを有する。

[0039]

そして、第2の導電体7の端部に設けられた孔7bと第3の導電体12の端部に設けられた孔12aには、スルーホール等の接続体(図示せず)を充填して、第2、第3の導電体7,12が電気的に接続され、また、第2の電極8に設けられた孔8aと第3の接続導体13に設けられた孔13aには、スルーホール等の接続体(図示せず)を充填して、第2の電極8と第3の接続導体13が電気的に接続されている。

[0040]

このような構成を有する多層回路基板は、第1, 第2の電極4, 8が第1の絶

緑層1を介して互いに対向した状態となって、コンデンサCが形成されると共に、第1、第2、第3の導電体3,7、12によって、インダクタLが形成されている。

[0041]

その結果、図3に示すように、第1, 第2の引き出し部6、10の間は、インダクタLとコンデンサCが並列接続された構成となっている。

なお、この第2実施例では、第3の導電体12を設けた1枚の第3の絶縁層1 1を使用するもので説明したが、導電体を設けた複数枚の絶縁層を使用して、インダクタLを大きくしても良い。

[0042]

このような第2実施例における多層回路基板の製造方法においても、ここでは 図示しないが、低温焼成セラミック材等からなるグリーンシート上に、銀等の導 電ペーストを印刷したものを複数枚積層し、且つ、焼結することによって製造さ れるようになっている。

[0043]

次に、インダクタとコンデンサが直列接続される第3実施例の多層回路基板の構成を図4に基づいて説明すると、低温焼成セラミック材(LTCC)等のセラミック材からなる第1,第2の絶縁層21,22は、互いに積層されて構成されて、多層セラミック基板(低温焼成多層セラミック基板)が形成されている。

[0044]

そして、第1の絶縁層21の表面には、銀等の導電膜で形成され、第1の絶縁層21の外周部に沿って設けられたコ字状の第1の導電体23と、この第1の導電体23の内側で、第1の絶縁層21の中央部に設けられた四角形状の第1の電極24と、銀等の導電膜で形成され、第1の導電体23と第1の電極24とを接続する第1の接続導体25と、第1の導電体23の端部に設けられた第1の引き出し部26とを有する。

[0045]

また、第2の絶縁層22の表面には、銀等の導電膜で形成され、、第2の絶縁層22の中央部に設けられた四角形状の第2の電極27と、銀等の導電膜で形成

され、第2の電極27に繋がって設けられた第2の引き出し部28とを有する。

[0046]

このような構成を有する多層回路基板は、第1,第2の電極24,27が第1 の絶縁層21を介して互いに対向した状態となって、コンデンサCが形成される と共に、第1の導電体23によって、インダクタLが形成されている。

[0047]

その結果、図7に示すように、第1, 第2の引き出し部26、28の間は、インダクタLとコンデンサCが直列接続された構成となっている。

[0048]

このような第3実施例の多層回路基板の製造方法は、ここでは図示しないが、 低温焼成セラミック材等からなるグリーンシート上に、銀等の導電ペーストを印 刷したものを複数枚積層し、且つ、焼結することによって製造されるようになっ ている。

[0049]

次に、インダクタとコンデンサが直列接続される多層回路基板の第4実施例の構成を図5に基づいて説明すると、低温焼成セラミック材(LTCC)等のセラミック材からなる第1,第2の絶縁層21,22は、互いに積層されて構成されて、多層セラミック基板(低温焼成多層セラミック基板)が形成されている。

[0050]

そして、第1の絶縁層21の表面には、銀等の導電膜で形成され、第1の絶縁層21の外周部に沿って設けられたコ字状の第1の導電体23と、この第1の導電体23の内側で、第1の絶縁層21の中央部に設けられた四角形状の第1の電極24と、銀等の導電膜で形成され、第1の導電体23と第1の電極24とを接続する第1の接続導体25と、第1の導電体23の端部に設けられた第1の引き出し部26とを有する。

$[0\ 0\ 5\ 1]$

また、第2の絶縁層22の表面には、銀等の導電膜で形成され、第2の絶縁層22の外周部に沿って設けられたコ字状の第2の導電体29と、この第2の導電体29の内側で、第2の絶縁層22の中央部に設けられた四角形状の第2の電極

27と、第2の導電体29の端部に設けられた第1の引き出し部26と、第2の 電板27に繋がって設けられた第2の引き出し部28とを有する。

[0052]

そして、第1の導電体23の端部に設けられた孔23aと第2の導電体29の端部に設けられた孔29aには、スルーホール等の接続体(図示せず)を充填して、第1、第2の導電体23,29が電気的に接続されている。

[0053]

このような構成を有する多層回路基板は、第1,第2の電極24,27が第1 の絶縁層21を介して互いに対向した状態となって、コンデンサCが形成される と共に、第1、第2の導電体23、29によって、インダクタLが形成されてい る。

[0054]

その結果、図7に示すように、第1, 第2の引き出し部26、28の間は、インダクタLとコンデンサCが直列接続された構成となっている。

[0055]

このような第4実施例の多層回路基板の製造方法においても、ここでは図示しないが、低温焼成セラミック材等からなるグリーンシート上に、銀等の導電ペーストを印刷したものを複数枚積層し、且つ、焼結することによって製造されるようになっている。

[0056]

次に、インダクタとコンデンサが直列接続される多層回路基板の第5実施例の 構成を図6に基づいて説明すると、低温焼成セラミック材(LTCC)等のセラ ミック材からなる第1,第2、第3,第4の絶縁層21,22、30,31は、 互いに積層されて構成されて、多層セラミック基板(低温焼成多層セラミック基 板)が形成されている。

[0057]

そして、第1の絶縁層21の表面には、銀等の導電膜で形成され、第1の絶縁層21の外周部に沿って設けられたコ字状の第1の導電体23と、この第1の導電体23の内側で、第1の絶縁層21の中央部に設けられた四角形状の第1の電

極24と、第1の導電体23の端部に設けられた第1の引き出し部26と、第1の電極24に繋がって設けられた第2の引き出し部28とを有する。

[0058]

また、第2の絶縁層2の表面には、銀等の導電膜で形成され、第2の絶縁層2 2の外周部に沿って設けられたコ字状の第2の導電体29と、この第2の導電体 29の内側で、第2の絶縁層22の中央部に設けられた四角形状の第2の電極2 7とを有する。

[0059]

そして、第1の導電体23の端部に設けられた孔23aと第2の導電体29の端部に設けられた孔29aには、スルーホール等の接続体(図示せず)を充填して、第1、第2の導電体23,29が電気的に接続されている。

[0060]

また、第3の絶縁層30の表面には、銀等の導電膜で形成され、第3の絶縁層30の外周部に沿って設けられたコ字状の第3の導電体32が設けられると共に、第2の導電体29の端部に設けられた孔29bと第3の導電体32の端部に設けられた孔32aには、スルーホール等の接続体(図示せず)を充填して、第2、第3の導電体29,32が電気的に接続されている。

$[0\ 0\ 6\ 1]$

また、第4の絶縁層31の表面には、銀等の導電膜で形成され、第4の絶縁層31の外周部に沿って設けられた略コ字状の第4の導電体33が設けられ、第3の導電体32の端部に設けられた孔32bと第4の導電体33の端部に設けられた孔33aには、スルーホール等の接続体(図示せず)を充填して、第3、第4の導電体32、33が電気的に接続されると共に、第2の電極27に設けられた孔27aと第4の導電体33の端部に設けられた孔33bには、スルーホール等の接続体(図示せず)を充填して、第2の電極27と第4の導電体33が電気的に接続されている。

[0062]

このような構成を有する多層回路基板は、第1,第2の電極24,27が第1 の絶縁層21を介して互いに対向した状態となって、コンデンサCが形成される と共に、第1、第2、第3,第4の導電体23、29、32,33によって、インダクタLが形成されている。

[0063]

その結果、図7に示すように、第1,第2の引き出し部26、28の間は、インダクタLとコンデンサCが直列接続された構成となっている。

$[0\ 0\ 6\ 4]$

このような第5実施例の多層回路基板の製造方法においても、ここでは図示しないが、低温焼成セラミック材等からなるグリーンシート上に、銀等の導電ペーストを印刷したものを複数枚積層し、且つ、焼結することによって製造されるようになっている。

[0065]

【考案の効果】

本考案の多層回路基板は、積層された少なくとも第1,第2の絶縁層を有し、 第1の絶縁層の表面には、インダクタを構成する導電膜からなる第1の導電体と 、コンデンサを構成する導電膜からなる一方の第1の電極とが設けられ、第2の 絶縁層の表面には、コンデンサを構成する導電膜からなる他方の第2の電極が設 けられ、第1,第2の電極が絶縁層を介して互いに対向するように第1,第2の 絶縁層が積層された構成とした。

このような構成によって、2層の絶縁層によってコンデンサとインダクタを備えたものが得られ、従来の3層の絶縁層に比して、部品点数が少なく、作業性が良く、且つ、安価で薄型の多層回路基板を提供できる。

[0066]

また、第1の導電体は、第1の絶縁層の外周部に形成されると共に、第1の電極が第1の導電体の内側で第1の絶縁層の中央部に形成されたため、小型で、接続配線の容易なものが得られる。

[0067]

また、第1の導電体と第1の電極が導電膜からなる第1の接続導体によって接続されたため、第1の導電体と第1の電極間のスルーホールによる接続が省けて、生産性の良好なものが得られる。

[0068]

また、第1の導電体には第1の取り出し部を設けると共に、第2の電極には第2の取り出し部を設けて、第1,第2の取り出し部間で、インダクタとコンデンサが直列接続されたため、部品点数が少なく、安価で薄型の直列接続型の多層回路基板を提供できる。

[0069]

また、第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、第2の電極が第2の導電体の内側で第2の絶縁層の中央部に形成され、第2の導電体には第1の取り出し部を設けると共に、第2の電極には第2の取り出し部を設けて、第1,第2の取り出し部間で、インダクタとコンデンサが直列接続されたため、インダクタの大きな直列接続型の多層回路基板を提供できる。

[0070]

また、第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成され、第2の電極が第2の導電体の内側で第2の絶縁層の中央部に形成されると共に、第1,第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設けられ、第1の導電体には第1の取り出し部を設けると共に、第1の電極には第2の取り出し部を設けて、第1,第2の取り出し部間で、インダクタとコンデンサが直列接続されたため、インダクタの一層大きな直列接続型の多層回路基板を提供できる。

[0071]

また、第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、第2の電極が第2の導電体の内側で第2の絶縁層の中央部に形成され、第2の導電体と第2の電極は、導電膜からなる第2の接続導体で接続され、第1の接続導体には第1の取り出し部を設けると共に、第2の接続導体には第2の取り出し部を設けて、第1,第2の取り出し部間で、インダクタとコンデンサが並列接続されたため、部品点数が少なく、安価で薄型の並列接続型の多層回路基板を提供できる。

[0072]

また、第2の絶縁層の外周部には、インダクタを構成する導電膜からなる第2の導電体が形成されると共に、第2の電極が第2の導電体の内側で第2の絶縁層の中央部に形成され、第2の導電体と第2の電極は、導電膜からなる第2の接続導体で接続されると共に、第1,第2の絶縁層に積層された一枚、或いは複数枚の第3の絶縁層を有し、この第3の絶縁層には、インダクタを構成する導電膜からなる第3の導電体が設けられ、第1の接続導体には第1の取り出し部を設けると共に、第3の導電体には第2の取り出し部を設けて、第1,第2の取り出し部間で、インダクタとコンデンサが並列接続されたため、インダクタの一層大きな並列接続型の多層回路基板を提供できる。

【図面の簡単な説明】

【図1】

本考案の多層回路基板の第1実施例に係り、インダクタとコンデンサが並列接 続されるものにおける分解斜視図。

図2

本考案の多層回路基板の第2実施例に係り、インダクタとコンデンサが並列接 続されるものにおける分解斜視図。

【図3】

図1,図2の多層回路基板における回路図。

【図4】

本考案の多層回路基板の第3実施例に係り、インダクタとコンデンサが直列接 続されるものにおける分解斜視図。

【図5】

本考案の多層回路基板の第4実施例に係り、インダクタとコンデンサが直列接 続されるものにおける分解斜視図。

【図6】

本考案の多層回路基板の第5実施例に係り、インダクタとコンデンサが直列接 続されるものにおける分解斜視図。

図7

図4~図6の多層回路基板における回路図。

【図8】

従来の多層回路基板に係り、インダクタとコンデンサが並列接続されるものに おける分解斜視図。

【図9】

図8の多層回路基板における回路図。

【図10】

従来の多層回路基板に係り、インダクタとコンデンサが直列接続されるものに おける分解斜視図。

【図11】

図10の多層回路基板における回路図。

【符号の説明】


- 1 第1の絶縁層
- 2 第2の絶縁層
- 3 第1の導電体
- 3 a 7L
- 4 第1の電極
- 5 第1の接続導体
- 6 第1の引き出し部
- 7 第2の導電体
- 7 a 孔
- 7 b 孔
- 8 第2の電極
- 9 第2の接続導体
- 10 第2に引き出し部
- 11 第3の絶縁層
- 12 第3の導電体
- 12a 孔
- 13 第3の接続導体

- 21 第1の絶縁層
- 22 第2の絶縁層
- 23 第1の導電体
- 23a 孔
- 24 第1の電極
- 25 第1の接続導体
- 26 第1の引き出し部
- 27 第2の導電体
- 27a 孔
- 28 第2の引き出し部
- 29 第2の導電体
- 29a 孔
- 29b 孔
- 30 第3の絶縁層
- 31 第4の絶縁層
- 32 第3の導電体
- 32a 孔
- 32b 孔
- 33 第4の導電体
- 33a 孔
- 33b 孔


【書類名】

図1]


図面




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 部品点数が少なく、作業性が良く、且つ、安価で薄型の多層回路基板を提供する。

【解決手段】 本考案の多層回路基板は、積層された少なくとも第1,第2の絶縁層1,2を有し、第1の絶縁層1の表面には、インダクタを構成する導電膜からなる第1の導電体3と、コンデンサを構成する導電膜からなる一方の第1の電極4とが設けられ、第2の絶縁層2の表面には、コンデンサを構成する導電膜からなる他方の第2の電極8が設けられ、第1,第2の電極4,8が絶縁層を介して互いに対向するように第1,第2の絶縁層1,2が積層されたため、2層の絶縁層によってコンデンサとインダクタを備えたものが得られ、従来の3層の絶縁層に比して、部品点数が少なく、作業性が良く、且つ、安価で薄型となる。

【選択図】 図1

認定・付加情報

実用新案登録出願の番号 実願2002-006674

受付番号 50201590776

書類名 実用新案登録願

担当官 第九担当上席 0098

作成日 平成14年11月 6日

<認定情報・付加情報>

【提出日】 平成14年10月22日

次頁無

実願2002-006674

出願人履歴情報

識別番号

[000010098]

1. 変更年月日 [変更理由]

住所氏名

1990年 8月27日

新規登録

東京都大田区雪谷大塚町1番7号

アルプス電気株式会社